Pentium 4 Prescott: obsahuje jednotky pro 64 bit výpočty? | Kapitola 2
Seznam kapitol
Technologie Yamhill zůstala zapomenuta. Ještě před asi rokem se o ní mluvilo jako o velké věci, pak ale Intel vše popřel, žádný Yamhill neexistuje. Letos nás čeká uvedení procesoru s jádrem Prescott - výrazně vylepšeného Pentia 4. Na serveru Chip Architect objevili několik "maličkostí" přítomných v novém Pentiu. Že by Yamhill ožil?
Nejpodstatnějším efektem 64 bit "computingu" je adresování více než 4 GB paměti. Dnešní x86 procesory sice umí adresovat až 64 GB, ale potřebují k tomu rozšíření Page Size Extensions, což jsou vlastně další čtyři bity pro adresování nad 32 bitů. 64 GB by jistě stačilo, no bohužel používání PSE s sebou přináší pokles výkonu. Jinými slovy je to jakási technologie z nouze.
Přestože adresování více než 4 GB paměti má s 64 bit výpočty pramálo společného, jedná se o nejdůležitější vylepšení proti dnešním procesorům - výpočty lze emulovat (sice se ztrátou výkonu, ale přece), adresy však nikoliv. A přitom by stačilo i třeba 200 GB paměti na pokrytí téměř jakýchkoliv požadavků, nepotřebujeme hned 16,7 milionů TeraByte.
Instrukční TLB - větší hodnoty
Podobně jako Opteron od AMD umí adresovat 40 bitů fyzické paměti a 48 bitů virtuální, bude i Prescott umět víc než standardních 32 bitů (pokud to v marketingovém nezatrhnout, což se dá očekávat).
Porovná-li se Instrukční Translation Look-aside Buffer Northwoodu s tím z Prescottu, je zde určitá asymetrie velikostí (pozn. TLB slouží k bufferování překladů virtuálních adres na fyzické, obsahem jsou tedy adresy v paměti). Pomineme-li, že Northwood má dva instrukční TLB o 64 záznamech každý (při vypnutém HyperThreading se používá 128 záznamů pro jeden thread, při zapnutém pouze 64), je jasně vidět, že velikost fyzických adres i virtuálních adres v rámci tohoto bufferu se zvětšila. A to neznamená nic jiného než že Prescott je připraven pro adresování více než 32 bitů!
Trace cache - větší OPs, větší adresování
Již minule jsem se zmínil, že Prescott má výrazně větší Trace cache než Northwood a Willamette. Zatímco u Northwoodu je Trace cache spojená s výpočetní částí 160 bit sběrnicí a poskytne 3 OPs za hodinový cyklus. Jedna OP má asi 53 bitů. Velikost této Trace cache Hans odhadnul na 80 kByte (což na instrukční cache není vůbec málo).
V Prescottu ale má mít dokonce 128 kByte a uložit až 16 tisíc mikro-OPs, přičemž každá z těchto OPs je 64bit velká (asi kvůli SSE3 - složitější instrukce vyžadují složitější OPs) a Trace cache je spojena 256 bit sběrnicí o propustnosti 4 OPs za cyklus!
Mimo to je na velikosti jasně vidět, že se rozšířila velikost adresování na víc než současných 32 bitů. Mimo přizpůsobení Trace cache byla samozřejmě přizpůsobena i jednotka předpovědi větvení tak, aby dokázala pracovat s 48 bit virtuálním adresováním.
Závěrem
Je evidentní, že Intel již při designování Prescottu myslel na zadní vrátka. Co kdyby se Hammer od AMD povedl natolik, že by Intel ztratil nad AMD značnou výhodu pověsti výrobce zcela kompatibilních čipů? Bylo by to asi poprvé, kdy by Intel procesory neobsahovaly nějakou významnou funkci, kterou by konkurence měla. Nelze se proto divit, že Prescott, přestože stále opěvovaný jako nejlepší 32 bit procesor Intelu (pouze 32 bit), obsahuje něco, co by v případě nouze mohlo být použito jako odpověď na Athlon 64. Podle designu výpočetních jednotek to sice vypadá tak, že Prescott by využil pouze jakousi "nouzovku" při počítání 64 bit čísel, ale pořád lepší než nic. Dále je také otázkou, zda by technologie Yamhill a AMD64 (dříve x86-64) byly navzájem kompatibilní. Samotné počítání 64 bit čísel už by se nějak vyřešilo zmíněnou "nouzovkou", většímu adresování je procesor přizpůsoben, ale problém by mohl být s dvojnásobným počtem registrů - což je mimochodem největší výhoda procesorů Opteron a Athlon 64. Protože větší počet registrů je pevnou (a nikoliv volitelnou) součástí technologie AMD64, nebyl by Prescott při zachování současného počtu registrů kompatibilní. A obávám se, že výrobci software (včetně Microsoftu) by se asi nějak nadšeně netvářili, kdyby měli od Intelu dvě diametrálně odlišné architektury a ještě by tu byla jedna od AMD. Nakolik je Yamhill dodělán pro reálné použití, je tudíž otázkou. Je také dost dobře možné (a z marketingového pohledu dosti pravděpodobné), že Yamhill bude zapnut až u následníků Prescottu. Byl by to stejný přístup jako tomu bylo u Jackson technology (dnes HyperThreading) v případě čipu Willamette.
Z pohledu designu čipu jsem trochu zklamán. Bez dvou nezávislých ALU asi nebude výkon čipu nějak přelomový, jak jsem se ještě před nějakou dobou domníval. Jistě, lze očekávat značné navýšení díky větší L2 cache, díky čtyřem instrukcím za cyklus, díky novému výrobnímu procesu a vyšším frekvencím, nicméně kdyby se (alespoň v 32 bit režimu) daly využít obě ALU jednotky naráz, byl by nárůst výkonu rapidní, především pak HyperThreading by zaznamenal značný skok vpřed. Takto lze očekávat pouze nárůst podobný tomu jako mezi čipy Willamette a Northwood. Přitom kdyby se v 32 bit režimu chovaly ALU jednotky jako dvě nezávislé a v 64 bit jako jedna závislá na druhé (každá ALU by zpracovávala svých 32 bitů z jednoho 64 bit čísla, tudíž by v tomto režimu klesl výkon na polovinu), to by nebyl až tak závažný problém. 64 bit čísla jsou až na velmi výjimečné případy zbytečnost a v 32 bit režimu by se Prescott stal absolutním králem ALU operací.
I tak ale doporučuji namísto urychlených 3 GHz Northwoodů se spotřebou kolem 90W počkat na Prescott. V každém ohledu to bude lepší čip - nárůst výkonu kolem 10 až 20% na stejné frekvenci, menší spotřeba, nové technologie a pro fanoušky samozřejmě mnohem lepší přetaktovatelnost.
Podklady pro článek: Chip Architect
