amd-prozradilo-detaily-o-k10
Novinka AMD prozradilo detaily o K10

AMD prozradilo detaily o K10

Lukáš Fiala

Lukáš Fiala

16. 4. 2007 00:00 18

Na páteční tiskové konferenci v Mnichově odhalilo AMD některé podrobnosti o další generaci svých procesorů - K10.

Reklama

Giuseppe Amato z AMD na tiskovce objasnil některé informace ohledně nových procesorů, dříve chybně nazývaných K8L. Nejprve si tedy něco povíme o integrovaném paměťovém řadiči, který doznal některých vylepšení. V první řadě je to oddělené napájení výpočetních jader a paměťového řadiče, který tak může být podtaktován a podvoltován nezávisle na zbytku procesoru, což mimo jiné umožní nezávislé taktování procesoru a pamětí (tedy už žádné svazující děličky).

S odpovídající základní deskou a podporou BIOSu bude nový řadič také moci přistupovat k pamětem v dual-channelu jako k jednotlivým 64bitovým kanálům - bude tak umožněn například současný zápis dvou bloků dat a v praxi to má pomoci zejména čtyřjádrovým procesorům. Se staršími základními deskami to ale fungovat nebude - prý k tomu bude potřeba motherboard se socketem AM2+ nebo F+ (ty budou mimo jiné podporovat HyperTransport 3.0).

AMD prozradilo detaily o K10
i Zdroj: PCTuning.cz

Co se týče crossbaru pro komunikaci mezi jádry, ten prý podporuje až 8 jader, monolitické osmijádro je však v plánu až na vzdálenější budoucnost. Dříve se dočkáme slepeného octo-core ze dvou 45nm jader Shanghai (die-shrink Barcelony). Kromě toho, že řadič pamětí může být taktován nezávisle na výpočetních jádrech, budou i samotná jádra moci být taktována nezávisle. Narozdíl od architektur AMD K8 a Intel Core, kde se při podtaktování v nečinnosti podtaktovává celý procesor, K10 bude moci zpomalit jen ta jádra, která zrovna nebudou využívána. U architektury Core od Intelu to však neplatí bezvýhradně - nové mobilní modely Core 2 Duo nezávislé taktování jader zvládají také.

A nakonec si povíme něco o vyrovnávacích pamětech, neboli cache. Stejně jako u současné generace, i u K10 bude každé jádro mít vlastní L1 a L2 cache, přibyde ale sdílená L3 cache. Systém funguje následovně: jsou-li požadovaná data v L1, rovnou se načtou. Pokud jsou data v L1, ale jiného jádra, zapracuje crossbar a data se zkopírují do L1 toho správného jádra. Pokud jsou data v cache druhé úrovně, odtud se načtou to L1 a z L2 se vymažou. L3 cache bude obsahovat jednak data, která se jednotlivým jádrům nevejdou do L2 cache (v tomto případě se po přečtení také smažou) a jednak data sdílená. Že jsou data sdílená, se pozná podle příslušného bitu a taková data se po přečtení nesmažou, aby z nich něco měla také ostatní jádra.

Zdroj: DailyTech

Reklama
Reklama

Komentáře

Nejsi přihlášený(á)

Pro psaní a hodnocení komentářů se prosím přihlas ke svému účtu nebo si jej vytvoř.

Rychlé přihlášení přes:

Google Seznam
Reklama
Reklama